computador com conjunto de instruções reduzido

reduced instruction set computing

Tipo de design de microprocessador desenvolvido para proporcionar processamento rápido e eficiente de um conjunto de instruções relativamente pequeno. A arquitetura RISC limita o número de instruções que são introduzidas no microprocessador, mas otimiza cada uma para que possam ser executadas bastante rapidamente{bmct emdash.bmp}geralmente dentro de um único ciclo de relógio.